LogHDL是世界上最流行的两种硬件描述语言之一。它以文本的形式描述了数字系统硬件的结构和行为。它可以用来表达数字逻辑系统完成的逻辑电路图、逻辑表达式和逻辑功能。
教程内容
本教程是为了帮助初学者快速学习和掌握Verilog语言而特别录制的。它以夏毓文教授的《Verilog数字系统设计教程》为教材，共7集。主要介绍Verilog HDL的基本语法，如常用的Verilogy语法：模块结构、数据类型、运算符和表达式、赋值语句和块语句、条件语句、循环语句、生成语句、结构语句、任务和函数语句、常用的系统任务、调试用的系统任务、常用的预编译语句等。由广州周立功单片机技术有限公司录制
请点击“了解更多”观看教程。
